简单差异检测器

学习目标

• 使用异或判断两个单比特输入何时不同。
• 通过对异或结果取反推导同或相等函数。
• 验证全部四种输入组合下的 MATCH 输出。
• 区分内部 DIFF 节点与电路中唯一的可见输出。
• 理解该 1 位函数与多位相等比较器、采样式边沿检测器之间的关系。

工作原理

该电路比较两个单比特输入 A 和 B。异或门首先计算内部差异信号 DIFF = A ⊕ B。两个输入不同时，DIFF 为逻辑高电平；两个输入相等时，DIFF 为逻辑低电平。

随后，非门对 DIFF 取反，其输出驱动电路中唯一的输出指示灯 MATCH。因此，MATCH = ¬(A ⊕ B) = A ⊙ B：输入为 00 或 11 时指示灯为逻辑高电平，输入为 01 或 10 时为逻辑低电平。这是以异或门后接非门明确实现的同或相等函数。

原理图没有使用第二个输出指示灯显示 DIFF。DIFF 只是两个逻辑门之间的内部节点，可见输出仅有 MATCH。从任一开关到指示灯，信号都要经过两级逻辑门，因此在不计互连延迟的情况下，组合逻辑深度为两级门延迟。

明确展开的两级结构有助于教学，因为它直观展示了取反关系。在生产用标准单元库中，直接使用同或单元可实现相同的单一输出，但其面积、功耗和时序特性可能不同。

真值表

MATCH 是 A 与 B 的同或结果。输入对相等时，唯一输出为逻辑高电平；输入对不等时为逻辑低电平。

布尔表达式

逐步尝试

在上方嵌入式电路中设置输入，然后阅读预期结果并验证。

1. 1
   A = 0B = 0

   预期: MATCH = 1

   观察结果: A=0、B=0 时，异或门生成 DIFF=0。非门对其取反，因此 MATCH 指示灯为逻辑高电平。
2. 2
   A = 1B = 0

   预期: MATCH = 0

   观察结果: A=1、B=0 时，异或门生成 DIFF=1。取反后，MATCH 为逻辑低电平。
3. 3
   A = 1B = 1

   预期: MATCH = 1

   观察结果: A=1、B=1 时，两个输入再次相等。DIFF 恢复为逻辑低电平，MATCH 变为逻辑高电平。
4. 4
   A = 0B = 1

   预期: MATCH = 0

   观察结果: A=0、B=1 时，两个输入不同。DIFF 为逻辑高电平，可见的 MATCH 输出为逻辑低电平。

所用元件

实际应用

单比特相等检查。 控制逻辑可以检查状态位是否与期望模式位一致。

总线相等比较器。 对每一位应用相等函数，并对结果进行与归约，即可生成 N 位全相等信号，用于处理器比较、缓存标签检查和协议逻辑。

边沿与变化检测。 将当前信号与经过寄存的先前采样值进行异或运算，在任一方向的转换后均可产生差异指示；该功能需要当前电路中没有的存储元件。

奇偶校验与错误逻辑。 异或网络可汇总是否有奇数个输入位有效；对其结果取反即可选择相反的奇偶校验约定。

相位比较。 对于频率相同的两个周期数字信号，在可用范围内，异或节点会产生与其相位差相关的占空比。