8 位加法器

概述

8 位加法器作为单个组合逻辑元件，计算无符号表达式 A[7:0] + B[7:0] + Cin。

实验舱接口

方向	引脚	行为
输入	A0–A7	第一个无符号操作数；A0 为最低有效位。
输入	B0–B7	第二个无符号操作数；B0 为最低有效位。
输入	Cin	无符号进位输入。
输出	S0–S7	和的低八位。
输出	Cout	数学运算结果大于 255 时为 HIGH（高电平）。

示例

每个操作数的范围均为 0 至 255；计入 Cin 后，完整结果的范围为 0 至 511。 511. Cout 表示无符号进位，本身不能作为有符号溢出的指示。

释放驱动的输入按 LOW（低电平） 采样。主动驱动的未知值根据所有可行的二进制补全情况，逐个输出解析。

仿真边界

该元件不公开八个内部全加器，也不能选择串行进位、超前进位或其他物理架构。其仿真延迟不是特定器件的进位链时序规格。

运行时参考

端子	方向
A0	输入
A1	输入
A2	输入
A3	输入
A4	输入
A5	输入
A6	输入
A7	输入
B0	输入
B1	输入
B2	输入
B3	输入
B4	输入
B5	输入
B6	输入
B7	输入
Cin	输入
S0	输出
S1	输出
S2	输出
S3	输出
S4	输出
S5	输出
S6	输出
S7	输出
Cout	输出

新放置元件的输出初始状态按上方输出端子顺序排列为：000000000。四态符号为 0、1、X（主动驱动的未知态）和 Z（高阻态）。默认传播延迟：5 ns（仿真时间）。