3 线至 8 线译码器
使用组合 3 线至 8 线译码器，将三位无符号输入转换为八个高电平有效的独热输出，用于选择逻辑。
概述
3 线至 8 线译码器将三比特无符号输入转换为八路高电平有效的独热输出。
实验舱接口
| 方向 | 引脚 | 行为 |
|---|---|---|
| 输入 | A, B, C | 二进制码；A 为最低有效位。 |
| 输出 | Y0–Y7 | 高电平有效的独热结果。 |
译码表
没有全局使能输入。释放驱动的输入按 LOW（低电平） 采样。主动驱动的未知值通过二进制补全进行评估；凡是在不同可能选择下取值不一致的输出，均被驱动为 X，而不是释放驱动。
仿真边界
该译码器仅产生选择逻辑，不存储或编程写入数据，也不模拟特定的存储器译码器或 IC 封装。
运行时参考
| 端子 | 方向 |
|---|---|
A |
输入 |
B |
输入 |
C |
输入 |
Y0 |
输出 |
Y1 |
输出 |
Y2 |
输出 |
Y3 |
输出 |
Y4 |
输出 |
Y5 |
输出 |
Y6 |
输出 |
Y7 |
输出 |
新放置元件的输出初始状态按上方输出端子顺序排列为：10000000。四态符号为 0、1、X（主动驱动的未知态）和 Z（高阻态）。默认传播延迟：3 ns（仿真时间）。
学习路径
前置知识
后续步骤
常见问题
译码器在存储系统中如何工作？
只要周边电路提供所需的全局使能及正确的有效电平转换，三个地址位就可选择八条芯片使能线中的一条。译码器本身仅生成独热逻辑。
译码器与 ROM（只读存储器） 有什么关系？
译码器将每个输入码映射到一个有效输出。ROM 将地址译码与已存储的输出字结合，因此两者相关，但译码器本身不是可编程存储器。