同或门（XNOR）

概述

双输入同或门是 XOR 的取反，在两个采样输入相等时输出 HIGH。将逐位 XNOR 结果进行 AND 运算，可实现更宽数据字的相等判断。

实验舱接口

方向	引脚	行为
输入	A, B	两个单比特操作数。
输出	Y	主动驱动的等价判断结果。

真值表

Y = ¬(A ⊕ B)。对结果有影响的主动驱动未知态会产生 X；释放驱动的 Z 输入遵循 Digital Logic Lab（数字逻辑实验室） 按 LOW（低电平） 采样的约定。该封装元件恰好只有两个输入。

仿真边界

该逻辑门是用于相等判断的基本功能元件，并不声称具有特定的内部逻辑门网络、IC 系列、电气接口或传播指标。

运行时参考

端子	方向
A	输入
B	输入
Y	输出

新放置元件的输出初始状态按上方输出端子顺序排列为：1。四态符号为 0、1、X（主动驱动的未知态）和 Z（高阻态）。默认传播延迟：1 ns（仿真时间）。