标志寄存器

概述

标志寄存器存储CPU（中央处理器）的四个条件位：零、进位／借位、负数和溢出。

本地实验舱 的确切实现

引脚	作用
Z_in, C_in, N_in, V_in	标志数据输入。
LD	高电平有效的同步装载使能。
CLK	上升沿时钟。
CLR	高电平有效的异步清零。
Z_out, C_out, N_out, V_out	已存储的标志；始终驱动输出。

使用说明

• CLR 具有优先权，无需时钟边沿即可生效。
• 引脚顺序与上表完全一致；不存在通用的“标志输入”引脚。
• 输出没有OE（输出使能）控制，也不会有意进入高阻态。

运行时参考

端子	方向
Z	输入
C	输入
N	输入
V	输入
LD	输入
CLK	输入
CLR	输入
Zo	输出
Co	输出
No	输出
Vo	输出

新放置元件的输出初始状态按上方输出端子顺序排列为：0000。四态符号为 0、1、X（主动驱动的未知态）和 Z（高阻态）。默认传播延迟：2 ns（仿真时间）。