D 锁存器

概述

本地实验舱 D 锁存器是固定为高电平有效、电平敏感的存储元件。EN 为 HIGH（高电平） 时，Q 跟随 D；EN 为 LOW（低电平） 时，则保持原值。

功能说明

逻辑行为

这里的 – 表示：EN 为 LOW 时，D 的确定取值与该行为无关。

输入与输出

输入位于左侧：

1. D：数据输入
2. EN：高电平有效的使能

输出位于右侧：

1. Q：存储位
2. Q̅：存储位的反相值

该元件没有时钟输入，也没有低电平有效使能选项。

电平敏感操作

在 EN 为 HIGH 的整个区间内，锁存器处于透明状态。该区间内 D 的变化会在元件延迟后更新存储值，而不会等待 EN 的边沿。

EN 变为 LOW 后，输出保持最近一次存储的值。

仿真器行为

• 默认传播延迟为 2 ns。
• 新建锁存器的初始状态为 Q = 0 和 Q̅ = 1。
• 未连接或处于 Z 的输入按 LOW 采样。因此，EN = Z 会保持状态；EN 为 HIGH 时，D = Z 会装载 LOW。
• 任一输入为主动驱动的 X 时，不会写入锁存器；输出继续显示原存储状态。
• 两路输出始终保持主动驱动且互补。

本地实验舱 不模拟模拟电路层面的建立时间、保持时间、亚稳态、电压或锁存器内部的物理门延迟。

基于 SR 锁存器的概念性构建

门控 D 锁存器可使用以下信号驱动高电平有效的 SR 锁存器：

S = D · EN
R = ¬D · EN

EN 为 LOW 时，两个内部控制项均为 LOW。EN 为 HIGH 且 D 为确定二进制输入时，恰好一个控制项为 HIGH。

教学价值

• 对比电平敏感存储与边沿触发存储。
• 观察使能有效时的透明传输行为。
• 理解 D 锁存器与门控 SR 锁存器之间的关系。

使用示例

• 使能信号为 LOW 时，保持控制位或数据位。
• 构建一组电平敏感的存储元件。
• 使用外部控制信号演示基于锁存器的两相数据流。

相关元件

• SR 锁存器：直接置位／复位的存储元件。
• D 触发器：仅在时钟上升沿捕获数据。
• 寄存器：在时钟边沿存储多个比特。

运行时参考

端子	方向
D	输入
EN	输入
Q	输出
Qbar	输出

新放置元件的输出初始状态按上方输出端子顺序排列为：01。四态符号为 0、1、X（主动驱动的未知态）和 Z（高阻态）。默认传播延迟：2 ns（仿真时间）。