贵州电子信息职业技术学院实训中心电工电子与控制 · 虚拟仿真
元件 + 指南esc

移位寄存器(4 位)

使用 数字逻辑实验舱的 4 位移位寄存器,在上升沿并行加载或双向串行移位。S/L=1 加载 D0–D3;S/L=0 按 DIR(方向) 移位。

概述

本地实验舱 移位寄存器是固定 4 位、上升沿触发的寄存器,具有并行装载和双向串行移位模式。

本地实验舱 的确切实现

方向 索引 引脚 作用
输入 0 SI(串行输入) 串行输入。
输入 1 CLK(时钟) 上升沿时钟。
输入 2 DIR 移位方向:HIGH(高电平) = 左移,LOW(低电平) = 右移。
输入 3 S/L 模式:HIGH = 并行装载,LOW = 串行移位。
输入 4–7 D0–D3 并行数据输入。
输出 0–3 Q0–Q3 当前存储位;Q0 为最低有效位(LSB)。
输出 4 SO(串行输出) 选中的串行端点。

逻辑与时序

  • DIR 和 S/L 在上升沿采样。其他时钟电平不会改变存储位。
  • SO 持续反映最近一个上升沿采样的方向所选定的端点,而不是独立锁存该边沿移出并丢弃的位。
  • 没有 CLR(清零)、OE(输出使能) 或保持模式。每个上升沿都会执行装载或移位。
  • Q0–Q3、SO 和存储字初始均为 LOW,输出始终处于驱动状态。

典型用途

移位寄存器可用于串并转换、并串转换实验、时钟控制的比特延迟以及双向比特移动。

运行时参考

端子 方向
SI 输入
CLK 输入
DIR 输入
S/L 输入
D0 输入
D1 输入
D2 输入
D3 输入
Q0 输出
Q1 输出
Q2 输出
Q3 输出
SO 输出

新放置元件的输出初始状态按上方输出端子顺序排列为:00000。四态符号为 0、1、X(主动驱动的未知态)和 Z(高阻态)。默认传播延迟:2 ns(仿真时间)。

学习路径

常见问题

移位寄存器如何工作?

在每个 CLK 上升沿,S/L=1 加载 D0–D3。S/L=0 时,DIR=1 左移(SI 进入 Q0),DIR=0 右移(SI 进入 Q3);SO 反映由 DIR 选定的端点值。

SIPO(串入并出) 和 PISO(并入串出) 是什么?

该元件通过 SI、D0–D3、Q0–Q3、SO 支持串入并出和并行加载/串行输出。没有 CLR、OE 或独立保持输入。

进阶课程