8 位移位寄存器
使用 数字逻辑实验舱的 8 位移位寄存器，在上升沿并行加载或双向串行移位。S/L=1 加载 D0–D7；S/L=0 按 DIR（方向） 移位。
概述
8 位移位寄存器支持在上升沿执行并行装载或双向串行移位，并提供并行与串行输出。
本地实验舱 的确切实现
| 引脚 | 作用 |
|---|---|
| SI（串行输入） | 串行输入。 |
| CLK（时钟） | 上升沿时钟。 |
| DIR | 1 = 左移；0 = 右移。 |
| S/L | 1 = 并行装载；0 = 串行移位。 |
| D0–D7 | 并行数据输入。 |
| Q0–Q7, SO（串行输出） | 并行输出与串行输出。 |
使用说明
- 寄存器仅在 CLK 上升沿改变。
- 没有 CLR（清零）、OE（输出使能） 或独立保持引脚。S/L = 0 时，每个上升沿均移位；S/L = 1 时，每个上升沿均装载。
- Q0–Q7 和 SO 始终处于驱动状态。
运行时参考
| 端子 | 方向 |
|---|---|
SI |
输入 |
CLK |
输入 |
DIR |
输入 |
S/L |
输入 |
D0 |
输入 |
D1 |
输入 |
D2 |
输入 |
D3 |
输入 |
D4 |
输入 |
D5 |
输入 |
D6 |
输入 |
D7 |
输入 |
Q0 |
输出 |
Q1 |
输出 |
Q2 |
输出 |
Q3 |
输出 |
Q4 |
输出 |
Q5 |
输出 |
Q6 |
输出 |
Q7 |
输出 |
SO |
输出 |
新放置元件的输出初始状态按上方输出端子顺序排列为：000000000。四态符号为 0、1、X（主动驱动的未知态）和 Z（高阻态）。默认传播延迟：2 ns（仿真时间）。
学习路径
常见问题
8 位移位寄存器用于哪些场景？
可用于观察串并转换和并串转换中的数据移动。它是通用寄存器模型，不是完整的 SPI（串行外设接口） 或 UART（通用异步收发器） 接口；除非添加外部反馈逻辑，否则也不是 LFSR。
DIR、SI、SO 的行为是什么？
S/L=0 时，DIR=1 左移，SI 进入 Q0，SO 反映 Q7；DIR=0 右移，SI 进入 Q7，SO 反映 Q0。此模式下每个 CLK 上升沿都会移位，元件没有 CLR、OE 或独立保持输入。