汇编程序加载器

概述

汇编程序加载器是一种带有引脚的紧凑型编程设备。打开后会显示独立的汇编检查器；加载时，它通过实际的地址、数据和控制引脚将编译后的字节写入RAM。

本地实验舱 的确切实现

方向	引脚	作用
输入	CLK（时钟）	加载过程中，每个上升沿输出下一个字节。
输入	EN（使能）	高电平有效的加载器使能。
输入	A_OE, D_OE	高电平有效的地址／数据输出使能。
输出	A0–A7, D0–D7	当前RAM地址和字节；除非在加载过程中使能，否则输出处于高阻态。
输出	WE, CS	加载进行时为HIGH（高电平）。
输出	LC	加载完成时为HIGH。

检查器窗口

• 打开紧凑的元件视图，即可显示可拖动的汇编程序加载器检查器。
• “编辑器”“内存映射”和“二进制”选项卡显示源代码、字节、译码后的操作、标签、源代码行以及地址／数据位模式。
• 工具栏用于导入、导出和清除源代码；底部提供示例程序、“汇编”和“加载到RAM”功能。
• “加载到RAM”会启动由时钟驱动的引脚级传输。必须正确连接EN、A_OE、D_OE和CLK。

汇编语言

• 指令格式为[operand:4][opcode:4]；操作数会截断为四位。
• 支持生成的指令助记符为NOP LDA STA ADD SUB AND OR XOR NOT JMP JZ JNZ LDI HLT。
• 兼容性别名为JC → JZ、JN → JNZ、IN → LDA和OUT → STA。
• 标签使用label:，;用于开始注释。数值可以采用十进制、带0x前缀的十六进制或带0b前缀的二进制。
• 此加载器解析器未实现ORG或DB。虽然CPU（中央处理器）和ROM（只读存储器）汇编器支持SHL/SHR，但当前加载器解析器不会生成这些指令。

运行时参考

新放置元件的输出初始状态按上方输出端子顺序排列为：ZZZZZZZZZZZZZZZZZZZ。四态符号为 0、1、X（主动驱动的未知态）和 Z（高阻态）。默认传播延迟：1 ns（仿真时间）。