或非门（NOR）

概述

双输入或非门实现 OR 运算结果的取反。NOR 具有功能完备性，两个交叉耦合的或非门可以构成高电平有效的 SR 锁存器。

实验舱接口

方向	引脚	行为
输入	A, B	两个单比特操作数。
输出	Y	主动驱动 A OR B 的反值。

真值表

一个确定的 HIGH（高电平） 会使输出确定为 LOW（低电平），即使另一输入为 X 也不例外；否则，对结果有影响的主动驱动未知态会产生 X。释放驱动的 Z 输入遵循 Digital Logic Lab（数字逻辑实验室） 按 LOW 采样的约定。

仿真边界

该元件是不可再分的原子化功能逻辑门，不描述晶体管网络、逻辑系列、电压、电流、扇出、功率或特定器件的时序特性。

运行时参考

端子	方向
A	输入
B	输入
Y	输出

新放置元件的输出初始状态按上方输出端子顺序排列为：1。四态符号为 0、1、X（主动驱动的未知态）和 Z（高阻态）。默认传播延迟：1 ns（仿真时间）。