全加器
使用组合全加器相加 A、B、Cin，产生一位和与 Cout。将 Cout 级联到下一级 Cin，可构成更宽的加法器。
概述
全加器将两个单比特操作数与进位输入相加，产生单比特和与进位输出。
实验舱接口
| 方向 | 引脚 | 行为 |
|---|---|---|
| 输入 | A, B | 单比特操作数。 |
| 输入 | Cin | 来自较低位级的进位。 |
| 输出 | S | A + B + Cin 的低位。 |
| 输出 | Cout | A + B + Cin 的高位。 |
真值表
将每级 Cout 连接至相邻高位级的 Cin，即可构建串行进位加法器。释放驱动的输入按 LOW（低电平） 采样；主动驱动的未知值通过二进制补全，分别独立解析 S 和 Cout。
仿真边界
随包提供的全加器是功能元件。本页不规定内部逻辑门级数、物理进位延迟、电压、电流或 IC 封装行为。
运行时参考
| 端子 | 方向 |
|---|---|
A |
输入 |
B |
输入 |
Cin |
输入 |
S |
输出 |
Cout |
输出 |
新放置元件的输出初始状态按上方输出端子顺序排列为：00。四态符号为 0、1、X（主动驱动的未知态）和 Z（高阻态）。默认传播延迟：2 ns（仿真时间）。
学习路径
前置知识
常见问题
全加器是什么？
全加器相加三个位：两个操作数位（A,B）及前一级的进位输入（Cin），产生和与进位输出。
如何构建多位加法器？
级联全加器，将各级进位输出连接到下一级进位输入，即构成串行进位加法器。