半加器
使用组合半加器相加一位输入 A、B。和为 A XOR B，进位为 A AND B；没有进位输入。
概述
半加器将两个单比特无符号操作数相加。Sum 为 XOR 运算结果，Carry（进位） 为 AND 运算结果；该元件没有进位输入。
实验舱接口
| 方向 | 引脚 | 行为 |
|---|---|---|
| 输入 | A, B | 单比特操作数。 |
| 输出 | S | 和位，A XOR B。 |
| 输出 | C | 进位位，A AND B。 |
真值表
释放驱动的输入按 LOW（低电平） 采样。存在主动驱动的未知值时，每路输出只有在所有可能的二进制补全情况下结果均一致，才保持确定值；否则该输出被驱动为 X。
仿真边界
该元件是原子级组合逻辑模型，不公开内部 XOR／AND 门，也不模拟电气层面的进位时序。
运行时参考
| 端子 | 方向 |
|---|---|
A |
输入 |
B |
输入 |
S |
输出 |
C |
输出 |
新放置元件的输出初始状态按上方输出端子顺序排列为：00。四态符号为 0、1、X（主动驱动的未知态）和 Z（高阻态）。默认传播延迟：2 ns（仿真时间）。
学习路径
后续步骤
常见问题
半加器是什么？
半加器将两个单比特输入（A,B）相加，产生和（A XOR B）与进位（A AND B）。它不能接收前一级的进位输入。
为什么称为半加器？
因为它只完成加法任务的一部分：无法接收前一位的进位，而多位加法需要这一输入。